Hej listan,
jag har sammanställt lite tester jag gjort på senaste tiden för att se
att jag tänkt rätt med gate delays och sånt.
Jag skrev lite på min byggsida, och det går ut på att man kommer att få
rätt rejäla fördröjningar om man
bygger med elektronrör på grund av tidskonstanten (stora motstånd ger ju
det).
Finns i loggen på http://www.ludd.ltu.se/~ragge/vtc/
Nästa sak att sammanställa är hur man jobbar på den branta delen av
tidskonstantkurvan. Då blir det betydligt
bättre delayer än beskrivet i detta inlägg :-)
Hm, nu är ju snart teorin klar, då är det ju bara att börja bygga på
riktigt?
-- R
