Nästa steg är att mäta hur den bär sig åt när man börjar stressa den lite :-)
Jag väntar med spänning! :D Nu har jag testat lite :-)
Resultaten är minst sagt lite oväntade. Om vi börjar med ett schema över addern; http://www.ludd.ltu.se/~ragge/vtc/170122/VTC-adder-v2-rev2.pdf Det som behöver gå snabbt är carryn, resten borde man hinna med iallafall, om vi tänker oss att man har 1us på sig :-) Jag räknar med att "worst case" är att A är hög, B är låg och Cin togglar mellan +5 och -15 var 500:e ns. Då kommer Sout och Cout att växla, men eftersom Cout är inverterad så går dom "i fas" :-) Nåväl, efter lite debuggande så upptäcker jag att en hel del saker bär sig lite lustigt åt. Framför allt så är Sout bara skräp, och när jag kopplar in oscilloskopet så ändrar den beteende. Det visar sig vara de pF extra som proben lägger på som påverkar oroväckande mycket när man mäter på gallren... Till slut så hittar jag problemet; inte helt trivialt: U19/U20 är ju en "wired or", och gallret på U19 är konstant högt genom de statiska ingångarna, vilket ger en anodspänning på 50 volt (enligt beräkningarna). Men; när Cin blir hög kommer U20 också att börja leda, och då sjunker anodspänningen till 10V (!). När sen Cin faller så stryps U20 och anoden sprätter upp till 50V igen. Men: det gör ju att spänningen på gallret till U24 också sprätter upp med 40V på grund av kondensatorn C4, och eftersom lägsta spänningsnivån är låst till -20V av D4 så kommer U24 att börja leda vilket gör att Sout "omotiverat" blir låg. Jag löste det genom att ta bort D4 så blir defaultnivån betydligt lägre. Om nån har en bättre lösning så säg till :-) Nåväl, lite mer kurvor. Här är Cin mot Sout; http://www.ludd.ltu.se/~ragge/vtc/170122/Cin+Sout.jpg Den övre kurvan är Cin, matad från ett katodföljarsteg, den nedre är Sout. Jag har sänkt nivån på displayen för att kunna skilja dom åt. Det vi kan se är att det tar ca 300ns för signalen att gå genom addern, däremot så kan man också lägga märke till att utsignalen börjar stiga samtidigt som insignalen faller. Det här beror bara på RC-produkten och eftersom jag använt ganska stora resistanser så blir tidskonstanten stor. Jag har också Cin mot inv Cout; http://www.ludd.ltu.se/~ragge/vtc/170122/Cin+invCout.jpg Den här kurvan ser nästan likadan ut. Vi har samma gate delay, vilket är dåligt eftersom den skall propagera genom alla andra adderare. In-kurvan böjer av rätt mycket när den faller. Det är beroende på den "diod-and" som finns bestående av U9 och U4 och R30. Om man driver den med en kraftigare katodföljare skulle nog kurvorna se bättre ut; jag får testa det sen :-) -- A