Det var ju efterfrågat med lite status så jag tog och plockade ihop mina ritningar, räknade lite och sammanfattar nedan. Jag kommer att ha väldigt mycket AC-kopplat, det förenklar en hel del när man till exempel ställer om en vippa. Målet är fortfarande att kunna ha en cykeltid på 1us, dock så krävs rätt mycket katodföljare för det och dom slukar ström, så jag får se om version 1 har lägre klockfrekvens. De delar jag kollat på hittills är: - CPU - MMU - MEM - TTI/TTO Sekundärminne och CRT inte medräknat, ej heller nätagg. CPU: Den består av 5 olika logiska block: - ALU Den är kombinatorisk och måste vara DC-kopplad. ADD är en av de jobbigaste sakerna att göra tidsmässigt. Behöver 14 rör per bit == 224 stycken. - Registerstack Fyra register, tar 5 rör per bit == 320 rör. - MA/MB Buffertregister till/från minnet, 160 rör. - Control Ej färdigdesignat, bör bli ca 200 rör. - IR Programräknaren har lite extra rör, så den tar 72 stycken. ====== Summa CPU 976 rör. MMU: - Adressmapregister 8 * 32 * 2 == 512 rör, kan tillkomma några drivrör. - Fault/trap-logik Bör bli 228 rör. ====== Summa 740 rör MEM (4k core): - Drivers 96 stycken - Decoder 96 stycken - Sense/Inhibit 32 stycken - latchar 80 stycken ====== Summa 304 stycken. Sen tillkommer ca 50 per extra 4k. TTI/TTO: - Serieporten bör bli bland det minsta, ungefär 80 rör.